Docket No.: 61352-068 **PATENT**

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Koichi MIZUNO : Confirmation Number:

Serial No.: : Group Art Unit:

Filed: January 08, 2004 : Examiner:

For: SWITCHING DEVICE

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application No. 2002-180124, filed June 20, 2002, Japanese Patent Application No. 2002-208598, filed July 17, 2002

cited in the Declaration of the present application. Certified copies are submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Michael E. Fogarty Registration No. 36,139

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 MEF:mcw Facsimile: (202) 756-8087 **Date: January 8, 2004**

61352 - 068

Koichi MIZUNO

January 8, 2004

日本国特許庁 JAPAN PATENT OFFICE

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年 6月20日

出 願 番 号 Application Number:

特願2002-180124

[ST. 10/C]:

Applicant(s):


[JP2002-180124]

出 願 人

松下電器産業株式会社

2003年 7月10日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

2033840063

【提出日】

平成14年 6月20日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 27/00

H01L 29/00

H01L 29/96

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

水野 紘一

【特許出願人】

【識別番号】

000005821

【氏名又は名称】

松下電器產業株式会社

【代理人】

【識別番号】

100077931

【弁理士】

【氏名又は名称】

前田 弘

【選任した代理人】

【識別番号】

100094134

【弁理士】

【氏名又は名称】 小山 廣毅

【選任した代理人】

【識別番号】

100110939

【弁理士】

【氏名又は名称】 竹内 宏

【選任した代理人】

【識別番号】

100110940

【弁理士】

【氏名又は名称】 嶋田 高久

【選任した代理人】

【識別番号】

100113262

【弁理士】

【氏名又は名称】 竹内 祐二

【選任した代理人】

【識別番号】 100115059

【弁理士】

【氏名又は名称】 今江 克実

【選任した代理人】

【識別番号】 100115510

【弁理士】

【氏名又は名称】 手島 勝

【選任した代理人】

【識別番号】 100115691

【弁理士】

【氏名又は名称】 藤田 篤史

【手数料の表示】

【予納台帳番号】 014409

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0006010

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 スイッチ装置

【特許請求の範囲】

【請求項1】 第1、第2および第3の端子を有し、前記第1の端子と前記第2の端子とを電気的に接続する第1の接続状態と、前記第1の端子と前記第3の端子とを電気的に接続する第2の接続状態とを、切り替えるスイッチ装置であって、

前記第1の端子と前記第2の端子との間に設けられた第1のFETを有し、前記第1の接続状態を設定するか否かを切り替える第1のFETスイッチと、

前記第1の端子と前記第3の端子との間に設けられた第2のFETを有し、前記第2の接続状態を設定するか否かを切り替える第2のFETスイッチとを備え

前記第1および第2のFETは、同一のチャネル型のFETであり、

前記第1および第2のFETのいずれか一方は、ゲートに第1のバイアス電圧が与えられるとともに、ソースおよびドレインに第1の制御電圧が与えられる一方、他方のFETは、ソースおよびドレインに第2のバイアス電圧が与えられるとともに、ゲートに前記第1の制御電圧が与えられるものであり、

前記第1および第2のFETスイッチは、前記第1および第2のFETが、互いに共通した前記第1の制御電圧によって相補的に導通状態になることによって、相補的に、前記第1および第2の接続状態を設定するものであることを特徴とするスイッチ装置。

【請求項2】 請求項1記載のスイッチ装置において、

前記第1および第2のFETは、ともに、nチャネル型のFETであり、

前記第1のバイアス電圧は、接地電位および前記第1のFETのゲート閾値電 圧のいずれか高い方以上の電圧であり、

前記第2のバイアス電圧は、接地電位および前記第2のFETのゲート閾値電圧のいずれか高い方以上の電圧であり、

前記第1および第2のFETスイッチは、前記第1および第2のFETに、前 記第1の制御電圧として、接地電位以上かつ前記第1および第2のバイアス電圧 のいずれか低い方以下の電圧が与えられたとき、前記第1の接続状態を設定する 一方、前記第1および第2のバイアス電圧のいずれか高い方以上の電圧が与えら れたとき、前記第2の接続状態を設定するものである ことを特徴とするスイッチ装置。

【請求項3】 請求項2記載のスイッチ装置において、

前記第1の制御電圧は、2値であり、その一方は前記第1のバイアス電圧に相当するものである一方、他方は前記第2のバイアス電圧に相当するものであることを特徴とするスイッチ装置。

【請求項4】 請求項1記載のスイッチ装置において、

前記第1および第2のFETは、

ともに、Ga, In, As, P, N, Alのうち少なくとも1つの元素を含む 化合物半導体によって構成されている

ことを特徴とするスイッチ装置。

【請求項5】 請求項1記載のスイッチ装置において、

前記第2の端子とグランドとの間に設けられた第3のFETを有し、前記第2の端子を終端する第1の終端状態を設定するか否かを切り替える第3のFETスイッチと、

前記第3の端子とグランドとの間に設けられた第4のFETを有し、前記第3の端子を終端する第2の終端状態を設定するか否かを切り替える第4のFETスイッチとを備え、

前記第3のFETスイッチは、前記第2の接続状態のとき、前記第3のFETが導通状態になることによって、前記第1の終端状態を設定するものであり、

前記第4のFETスイッチは、前記第1の接続状態のとき、前記第4のFETが導通状態になることによって、前記第2の終端状態を設定するものであることを特徴とするスイッチ装置。

【請求項6】 請求項5記載のスイッチ装置において、

前記第3および第4のFETは、同一のチャネル型のFETであり、

前記第3および第4のFETのいずれか一方は、ゲートに第3のバイアス電圧が与えられるとともに、ソースおよびドレインに第2の制御電圧が与えられる一

方、他方のFETは、ソースおよびドレインに第4のバイアス電圧が与えられる とともに、ゲートに前記第2の制御電圧が与えられるものであり、

前記第3および第4のFETスイッチは、前記第3および第4のFETが、互いに共通した前記第2の制御電圧によって相補的に導通状態になることによって、相補的に、前記第1および第2の終端状態を設定するものであることを特徴とするスイッチ装置。

【請求項7】 第1、第2および第3の端子を有し、前記第1の端子と前記第2の端子とを電気的に接続する第1の接続状態と、前記第1の端子と前記第3の端子とを電気的に接続する第2の接続状態とを、切り替えるスイッチ装置であって、

前記第1の端子と前記第2の端子との間に設けられた第1のFETを有し、前記第1の接続状態を設定するか否かを切り替える第1のFETスイッチと、

前記第1の端子と前記第3の端子との間に設けられた第2のFETを有し、前記第2の接続状態を設定するか否かを切り替える第2のFETスイッチと、

前記第2の端子とグランドとの間に設けられた第3のFETを有し、前記第2の端子を終端する第1の終端状態を設定するか否かを切り替える第3のFETスイッチと、

前記第3の端子とグランドとの間に設けられた第4のFETを有し、前記第3の端子を終端する第2の終端状態を設定するか否かを切り替える第4のFETスイッチとを備え、

前記第1および第3のFETは、同一のチャネル型のFETであり、

前記第1および第3のFETのいずれか一方は、ゲートに第1のバイアス電圧が与えられるとともに、ソースおよびドレインに第1の制御電圧が与えられる一方、他方のFETは、ソースおよびドレインに第2のバイアス電圧が与えられるとともに、ゲートに前記第1の制御電圧が与えられるものであり、

前記第1および第3のFETスイッチは、前記第1および第3のFETが、互いに共通した前記第1の制御電圧によって相補的に導通状態になることによって、相補的に、前記第1の接続状態および前記第1の終端状態を設定するものであり、

前記第2のFETスイッチは、前記第1の終端状態のとき、前記第2のFETが導通状態になることによって、前記第2の接続状態を設定するものであり、

前記第4のFETスイッチは、前記第1の接続状態のとき、前記第4のFETが導通状態になることによって、前記第2の終端状態を設定するものであることを特徴とするスイッチ装置。

【請求項8】 請求項7記載のスイッチ装置において、

前記第2および第4のFETは、同一のチャネル型のFETであり、

前記第2および第4のFETのいずれか一方は、ゲートに第3のバイアス電圧が与えられるとともに、ソースおよびドレインに第2の制御電圧が与えられる一方、他方のFETは、ソースおよびドレインに第4のバイアス電圧が与えられるとともに、ゲートに前記第2の制御電圧が与えられるものであり、

前記第2および第4のFETスイッチは、前記第2および第4のFETが、互いに共通した前記第2の制御電圧によって相補的に導通状態になることによって、相補的に、前記第2の接続状態および前記第2の終端状態を設定するものである

ことを特徴とするスイッチ装置。

【請求項9】 請求項6または8記載のスイッチ装置において、

前記第1および第4のバイアス電圧、前記第2および第3のバイアス電圧、ならびに前記第1および第2の制御電圧は、それぞれ、互いに共通したものであることを特徴とするスイッチ装置。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、スイッチ装置に関するものであり、特に、伝送経路の切り替えに好適なスイッチ装置の技術に属する。

[0002]

【従来の技術】

近年、情報通信分野における技術の進展は著しく、通信機器が扱う周波数帯域もマイクロ波帯域からミリ波帯域へと、より高い周波数帯域への展開が図られて

5/

いる。このようなマイクロ波帯からミリ波帯までの高周波帯を扱う通信用回路などでは、伝送線路を制御する経路切り替え型のスイッチが多く用いられている。

[0003]

一般に、経路切り替え型のスイッチは、半導体のP/I/N接合を用いたPINダイオードスイッチや、FET(電界効果トランジスタ)のスイッチング機能を用いたFETスイッチなどを組み合わせて構成される。たとえば、FETスイッチによって構成された経路切り替え型のスイッチ装置は、各伝送経路とそれぞれ接続された2個のFETスイッチのいずれか一方をオンまたはオフにするとともに、他方のFETスイッチをオフまたはオンにする。このようにFETスイッチを相補的に切り替え動作させることによって、伝送経路を切り替える。

[0004]

一方、高周波回路に対する小型化の要求は、他の電子回路にも増して強くなりつつある。一般に、高周波回路は、高周波トランジスタなどの半導体素子と整合回路やバイアス回路などをひとつの半導体基板上に集積化したMMIC(Monolithic Microwave IC)として構成されることが多い。MMICの場合、スイッチ自体も半導体素子で構成されることが好ましい。このため、通常、MMICでは、上記のPINダイオードやFETスイッチなどが利用されているが、PIN接合を作るプロセスは、FETを形成するプロセスと比べて複雑なため、FETのみでスイッチ装置を構成することが好ましい。

[0005]

FETスイッチは、FETのゲート電極に制御電圧を印加してチャネルの導電率を変化させ、これによるソース・ドレイン間の導電率変化に応じて、ソース・ドレイン間の伝送信号の伝達量を変化させる。つまり、FETスイッチは、FETのチャネル層が電気的に導通状態のとき、オンであり、伝送信号はドレインまたはソース端子より入力され、チャネルを伝達し、他のソースまたはドレイン端子から出力される。一方、FETのチャネル層がピンチオフ状態のとき、オフであり、ソース・ドレイン間は電気的に遮断状態となる。そして、高周波信号の場合、一般に、n型のチャネル層を形成する高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)などが用いられる。

[0006]

【発明が解決しようとする課題】

同一のチャネル型のFETによって構成された複数のFETスイッチを相補的に動作させるためには、それぞれのFETスイッチにおけるFETに互いに異なる制御電圧を与え、それぞれのFETスイッチを切り替え動作させる必要がある。しかし、制御の容易性および回路構成の簡略化の観点から、一の制御電圧で複数のFETを相補的に切り替え動作させることが望ましい。

[0007]

また、よく用いられるデプリーション型のnチャネルFETでは、チャネルをピンチオフするために、ソース電位に対してゲート電極に負の電圧を与える必要がある。しかし、通常、ソース電極は接地されることが多いため、このようなデプリーション型のnチャネルFETをスイッチ素子として用いた場合、ドレインバイアス電圧用の正電源とは別個に、ゲート電極用の負電源を設けなければならない。

[0008]

さらに、高周波信号の場合、伝送経路が切り替えられたとき、切断された側の 伝送線路を開放状態のままにすると、その開放点で伝送線路のインピーダンスが 不連続となり、信号が反射してしまう。この高周波信号の反射は、回路特性を悪 化させ、回路動作を不安定にするという問題がある。

[0009]

上記諸問題に鑑み、本発明は、同一のチャネル型のFETによって構成された 複数のFETスイッチを、一の制御電圧によって相補的に切り替え動作させ、伝 送経路の切り替えを行えるようにすることを課題とする。また、そのような経路 切り替え型のスイッチ装置を、正電源のみで動作可能にすることを課題とする。 さらに、高周波域において、伝送経路の切り替えによって、伝送線路にインピー ダンスの不連続点を生じさせないようにすることを課題とする。

[0010]

【課題を解決するための手段】

上記課題を解決するために、請求項1の発明が講じた手段は、第1、第2およ

び第3の端子を有し、前記第1の端子と前記第2の端子とを電気的に接続する第1の接続状態と、前記第1の端子と前記第3の端子とを電気的に接続する第2の接続状態とを、切り替えるスイッチ装置であって、前記第1の端子と前記第2の端子との間に設けられた第1のFETを有し、前記第1の接続状態を設定するか否かを切り替える第1のFETスイッチと、前記第1の端子と前記第3の端子との間に設けられた第2のFETを有し、前記第2の接続状態を設定するか否かを切り替える第2のFETスイッチとを備えたものとする。そして、前記第1および第2のFETは、同一のチャネル型のFETとする。さらに、前記第1および第2のFETのいずれか一方は、ゲートに第1のバイアス電圧が与えられるとともに、ゲートは、ソースおよびドレインに第1の制御電圧が与えられるとともに、ゲートに前記第1の制御電圧が与えられるとともに、ゲートに前記第1の制御電圧が与えられるものとする。そして、前記第1および第2のFETが、互いに共通した前記第1の制御電圧によって相補的に導通状態になることによって、相補的に、前記第1お

[0011]

請求項1の発明によると、第1および第2のFETのいずれか一方のゲートに第1のバイアス電圧を与えるとともにソースおよびドレインに第1の制御電圧を与えるようにし、他方のFETのソースおよびドレインに第2のバイアス電圧を与えるとともにゲートに第1の制御電圧を与えるようにすることによって、互いに共通した第1の制御電圧によって、同一のチャネル型の第1および第2のFETが相補的に導通状態になる。第1および第2のFETが相補的に導通状態になることによって、第1および第2のFETスイッチは、相補的に切り替え動作をする。これにより、同一のチャネル型の第1および第2のFETによってそれぞれ構成された第1および第2のFETスイッチを備えたスイッチ装置において、一の制御電圧(第1の制御電圧)によって、第1の接続状態と第2の接続状態との切り替えを行うことができる。

よび第2の接続状態を設定するものであることを特徴とする。

$[0\ 0\ 1\ 2]$

請求項2の発明では、請求項1のスイッチ装置において、前記第1および第2

のFETは、ともに、nチャネル型のFETとする。また、前記第1のバイアス電圧は、接地電位および前記第1のFETのゲート閾値電圧のいずれか高い方以上の電圧であるものとし、前記第2のバイアス電圧は、接地電位および前記第2のFETのゲート閾値電圧のいずれか高い方以上の電圧であるものとする。そして、前記第1および第2のFETスイッチは、前記第1および第2のFETに、前記第1の制御電圧として、接地電位以上かつ前記第1および第2のバイアス電圧のいずれか低い方以下の電圧が与えられたとき、前記第1の接続状態を設定する一方、前記第1および第2のバイアス電圧のいずれか高い方以上の電圧が与えられたとき、前記第2の接続状態を設定するものであることを特徴とする。

[0013]

請求項2の発明によると、第1および第2のバイアス電圧を接地電位以上にし、第1の制御電圧として、接地電位以上かつ第1および第2のバイアス電圧のいずれか低い方以下の電圧、または、第1および第2のバイアス電圧のいずれか高い方以上の電圧を与えることによって、nチャネル型のFETである第1および第2のFETを備えたスイッチ装置を、正電源のみで動作させることができる。これにより、負電圧を供給する負電源が不要となり、回路規模を縮減することができる。

[0014]

請求項3の発明では、請求項2のスイッチ装置において、前記第1の制御電圧 は、2値であるとする。そして、その一方は前記第1のバイアス電圧に相当する ものである一方、他方は前記第2のバイアス電圧に相当するものであることを特 徴とする。

$[0\ 0\ 1\ 5]$

請求項3の発明によると、第1の制御電圧として、第1および第2のバイアス 電圧のいずれかの2値を用いることによって、スイッチ装置の制御に必要な電圧 の種類を削減することができる。これにより、スイッチ装置の制御が容易になり 、また、回路構成を簡略化することができる。

[0.016]

請求項4の発明では、請求項1のスイッチ装置において、前記第1および第2

のFETは、ともに、Ga, In, As, P, N, Alのうち少なくとも1つの 元素を含む化合物半導体によって構成されていることを特徴とする。

$[0\ 0\ 1\ 7]$

請求項4の発明によると、第1および第2のFETを化合物半導体によって構成することによって、高周波信号のスイッチングが可能になる。

[0018]

請求項5の発明では、請求項1のスイッチ装置において、前記第2の端子とグランドとの間に設けられた第3のFETを有し、前記第2の端子を終端する第1の終端状態を設定するか否かを切り替える第3のFETスイッチと、前記第3の端子を終端する第2の終端状態を設定するか否かを切り替える第4のFETスイッチとを備えたものとする。そして、前記第3のFETスイッチは、前記第2の接続状態のとき、前記第3のFETが導通状態になることによって、前記第1の終端状態を設定するものであり、前記第4のFETスイッチは、前記第1の接続状態のとき、前記第4のFETが導通状態になることによって、前記第1の接続状態のとき、前記第4のFETが導通状態になることによって、前記第2の終端状態を設定するものであることを特徴とする。

[0019]

請求項5の発明によると、スイッチ装置は、第1の接続状態のとき、第4のFETスイッチによって第2の終端状態に設定され、また、第2の接続状態のとき、第3のFETスイッチによって第1の終端状態に設定される。つまり、第2および第3の端子のいずれか接続状態にされなかった方の端子が終端状態にされ、この端子において、伝送線路のインピーダンスが不連続にならないようにすることができる。これにより、信号の反射を抑制することができる。

[0020]

請求項6の発明では、請求項5のスイッチ装置において、前記第3および第4のFETは、同一のチャネル型のFETであるとする。また、前記第3および第4のFETのいずれか一方は、ゲートに第3のバイアス電圧が与えられるとともに、ソースおよびドレインに第2の制御電圧が与えられる一方、他方のFETは、ソースおよびドレインに第4のバイアス電圧が与えられるとともに、ゲートに

前記第2の制御電圧が与えられるものとする。そして、前記第3および第4のF ETスイッチは、前記第3および第4のFETが、互いに共通した前記第2の制 御電圧によって相補的に導通状態になることによって、相補的に、前記第1およ び第2の終端状態を設定するものであることを特徴とする。

[0021]

請求項6の発明によると、第1および第2のFETスイッチと同様に、同一のチャネル型の第3および第4のFETが、互いに共通した第2の制御電圧によって相補的に導通状態にされることによって、第3および第4のFETスイッチが相補的に切り替え動作をする。これにより、一の制御電圧(第2の制御電圧)によって、第1の終端状態と第2の終端状態との切り替えを行うことができる。

[0022]

請求項7の発明では、第1、第2および第3の端子を有し、前記第1の端子と 前記第2の端子とを電気的に接続する第1の接続状態と、前記第1の端子と前記 第3の端子とを電気的に接続する第2の接続状態とを、切り替えるスイッチ装置 であって、前記第1の端子と前記第2の端子との間に設けられた第1のFETを 有し、前記第1の接続状態を設定するか否かを切り替える第1のFETスイッチ と、前記第1の端子と前記第3の端子との間に設けられた第2のFETを有し、 前記第2の接続状態を設定するか否かを切り替える第2のFETスイッチと、前 記第2の端子とグランドとの間に設けられた第3のFETを有し、前記第2の端 子を終端する第1の終端状態を設定するか否かを切り替える第3のFETスイッ チと、前記第3の端子とグランドとの間に設けられた第4のFETを有し、前記 第3の端子を終端する第2の終端状態を設定するか否かを切り替える第4のFE Tスイッチとを備えたものとする。そして、前記第1および第3のFETは、同 一のチャネル型のFETであり、前記第1および第3のFETのいずれか一方は 、ゲートに第1のバイアス電圧が与えられるとともに、ソースおよびドレインに 第1の制御電圧が与えられる一方、他方のFETは、ソースおよびドレインに第 2のバイアス電圧が与えられるとともに、ゲートに前記第1の制御電圧が与えら れるものとする。そして、前記第1および第3のFETスイッチは、前記第1お よび第3のFETが、互いに共通した前記第1の制御電圧によって相補的に導通

状態になることによって、相補的に、前記第1の接続状態および前記第1の終端 状態を設定するものであり、前記第2のFETスイッチは、前記第1の終端状態 のとき、前記第2のFETが導通状態になることによって、前記第2の接続状態 を設定するものであり、前記第4のFETスイッチは、前記第1の接続状態のと き、前記第4のFETが導通状態になることによって、前記第2の終端状態を設 定するものであることを特徴とする。

[0023]

請求項7の発明によると、互いに共通した第1の制御電圧によって、同一のチャネル型の第1および第3のFETが相補的に導通状態になる。第1および第3のFETスイッチは、相補的に導通状態になることによって、第1および第3のFETスイッチは、相補的に切り替え動作をする。これにより、同一のチャネル型の第1および第3のFETによってそれぞれ構成された第1および第3のFETスイッチを備えたスイッチ装置において、一の制御電圧(第1の制御電圧)によって、第1の接続状態と第1の終端状態との切り替えを行うことができる。一方、第1の接続状態のとき、第4のFETスイッチによって第2の終端状態が設定され、また、第1の終端状態のとき、第2のFETスイッチによって第2の接続状態が設定される。すなわち、スイッチ装置は、第1の接続状態かつ第2の終端状態、および、第2の接続状態かつ第1の終端状態のいずれかに設定される。これにより、第2および第3の端子のいずれか接続状態にされなかった方の端子においてインピーダンスが不連続になることを防ぎ、信号の反射を抑制することができる。

[0024]

請求項8の発明では、請求項7のスイッチ装置において、前記第2および第4のFETは、同一のチャネル型のFETであるとする。また、前記第2および第4のFETのいずれか一方は、ゲートに第3のバイアス電圧が与えられるとともに、ソースおよびドレインに第2の制御電圧が与えられる一方、他方のFETは、ソースおよびドレインに第4のバイアス電圧が与えられるとともに、ゲートに前記第2の制御電圧が与えられるものとする。そして、前記第2および第4のFETスイッチは、前記第2および第4のFETが、互いに共通した前記第2の制御電圧によって相補的に導通状態になることによって、相補的に、前記第2の接

続状態および前記第2の終端状態を設定するものであることを特徴とする。

[0025]

請求項8の発明によると、第1および第3のFETスイッチと同様に、同一のチャネル型の第2および第4のFETが、互いに共通した第2の制御電圧によって相補的に導通状態になることによって、第2および第4のFETスイッチが相補的に切り替え動作をする。これにより、一の制御電圧(第2の制御電圧)によって、第2の接続状態と第2の終端状態との切り替えを行うことができる。

[0026]

請求項9の発明では、請求項6または8のスイッチ装置において、前記第1および第4のバイアス電圧、前記第2および第3のバイアス電圧、ならびに前記第1および第2の制御電圧は、それぞれ、互いに共通したものであることを特徴とする。

[0027]

請求項9の発明によると、スイッチ装置に必要な電圧を、バイアス電圧については2つ、制御電圧については1つにまとめることによって、一の制御電圧によって、第1から第4のFETが相補的に導通状態になり、第1から第4のFETスイッチが相補的に切り替え動作をする。これにより、一の制御電圧によって、相補的に、第1の接続状態かつ第2の終端状態、および、第2の接続状態かつ第1の終端状態を設定することができる。

[0028]

【発明の実施の形態】

以下、本発明の実施の形態について、図面を参照しながら説明する。

[0029]

(第1の実施形態)

図1は、本発明の第1の実施形態のスイッチ装置10の回路図である。本実施形態のスイッチ装置10は、本発明の第1のFETスイッチに相当するFETスイッチ11と、第2のFETスイッチに相当するFETスイッチ12とを備え、本発明の第1の端子に相当する端子P1と本発明の第2の端子に相当する端子P2とを電気的に接続する第1の接続状態と、端子P1と本発明の第3の端子に相

当する端子P3とを電気的に接続する第2の接続状態とを切り替えるものである。なお、同図において、FETスイッチ11,12の直流阻止用容量性素子(キャパシタ)などの周辺回路の表示は省略している。

[0030]

図2(a)は、FETスイッチ11の回路図であり、図2(b)は、FETス イッチ12の回路図である。FETスイッチ11において、本発明の第1のFE Tに相当するFET111のゲートには、本発明の第1のバイアス電圧に相当す るバイアス電圧Vb1が与えられ、また、ソースおよびドレインには、抵抗素子 112,113をそれぞれ介して、本発明の第1の制御電圧に相当する制御電圧 Vcが与えられる。一方、FETスイッチ12において、本発明の第2のFET 相当するFET121のゲートには、抵抗素子124を介して、本発明の第1の 制御電圧に相当する制御電圧Vcが与えられ、また、ソースおよびドレインには 、抵抗素子122,123を介して、本発明の第2のバイアス電圧に相当するバ イアス電圧Vb2が与えられる。なお、本実施形態では、FET111,121 は、Ga, In, As, P, N, Alのうち少なくとも1つの元素を含む化合物 半導体である高電子移動度トランジスタ(HEMT:High Electron Mobility T ransistor) またはH.F.E.T (Heterostructure FET) によって構成される。した がって、FETスイッチ11,12は、ともに、nチャネル型のFETによって 構成される。FET111,121を、HEMTやHFETにすることによって 、スイッチ装置10は、より高周波の信号の切り替えを行うことができる。もち ろん、FET111,121を、これ以外の元素を含む化合物半導体によって構 成することも可能である。

[0031]

制御電圧V c およびバイアス電圧V b 1 ,V b 2 は、すべて接地電位以上とする。さらに、バイアス電圧V b 1 は、F E T 1 1 1 のゲート閾値電圧以上の電圧とし、また、バイアス電圧V b 2 は、F E T 1 2 1 のゲート閾値電圧以上の電圧とする。これにより、スイッチ装置 1 0 を正電源のみで動作させることができる。なお、本実施形態では、制御電圧V c を 0 V \sim 5 V 程度までの範囲で設定可能に、また、バイアス電圧V b 1 ,V b 2 を 0 V \sim 3 V 程度までの範囲で設定可能

にしている。さらに、バイアス電圧V b 2 は、F E T 1 2 1 t を高耐圧のものにすることによって、t 3. t 5 t 化程度までにすることが可能である。また、抵抗素子 1 t 1 t 2 t 1 t 3 t 1 t 2 t 2 t 3 t 4 t 6 t 7 t 6 t 6 t 7 t 6 t 7 t 6 t 7 t 8 t 6 t 7 t 8 t 8 t 9 t 7 t 8 t 9

[0032]

[0033]

[0034]

本実施形態のスイッチ装置10は、上記特性を有するFETスイッチ11,12のいずれか一端同士を接続してそれを端子P1とし、他端をそれぞれ端子P2,P3とする。そして、FET111,121に、互いに共通した制御電圧Vcを与えるような構成になっている。

[0035]

次に、上記のとおりに構成されたスイッチ装置10の動作について説明する。

[0036]

[0037]

図4は、制御電圧Vcが0. 0Vのときの、信号の周波数を横軸とするスイッチ装置10の各種特性を示すグラフである。同図(a)は、端子P1から端子P2への信号の伝達特性(P0RT1-P0RT2)、および端子P1から端子P3への信号の伝達特性(P0RT1-P0RT3)を示す。また、同図(b)は、端子P2における反射特性(P0RT1-P0RT3)を示す。また、同図(b)は、端子P2における反射特性(P0R1-P1 と端子P3における反射特性(P0R1-P1 と端子P3における反射特性(P0R1-P1 と端子P3 における反射特性(P1-P1 と端子P2 とは接続状態にあり、また、端子P1 と端子P3 とは切断状態にある。

[0038]

一方、制御電圧Vcとして1.0Vが与えられたとき、FET111は遮断状態になるとともにFET121は導通状態になる。これにより、FETスイッチ12によって、端子P1と端子P3とが接続される。つまり、制御電圧Vcが1.0Vのとき、スイッチ装置10は第2の接続状態になる。

[0039]

図5は、制御電圧Vcが1.0Vのときの、信号の周波数を横軸とするスイッチ装置10の各種特性を示すグラフである。同図(a)は、端子P1から端子P2への信号の伝達特性(PORT1-PORT2)、および端子P1から端子P3への信号の伝達特性(PORT1-PORT3)を示す。また、同図(b)は、端子P2における反射特性(S22)、および端子P3における反射特性(S33)を示す。なお、同図の縦軸および横軸の単位は、図4と同様である。同図(a)に示した伝達特性から明らかなように、端子P1と端子P2とは切断状態

にあり、また、端子P1と端子P3とは接続状態にある。

[0040]

図4 (b) に示したS33特性および図5 (b) に示したS22特性は、高周波域では、必ずしも十分なレベルにあるとは言えない。これら反射特性の改善方策については後述する。

[0041]

上記説明において、バイアス電圧Vb1を0.0V、バイアス電圧Vb2を1.0Vとしているが、これ以外の電圧にしてもよい。また、制御電圧Vcとして、バイアス電圧Vb1に相当する電圧、およびバイアス電圧Vb2に相当する電圧の2値としているが、本発明はこれに限定されるものではない。すなわち、制御電圧Vcとして、バイアス電圧Vb1,Vb2のいずれか低い方以下の電圧を与えることによって、FET111が導通状態になるとともにFET121が遮断状態になる。一方、制御電圧Vcとして、バイアス電圧Vb1,Vb2のいずれか高い方以上の電圧を与えることによって、FET111が遮断状態になるとともにFET121が導通状態になる。しかし、スイッチ装置10の制御の容易性、および回路構成の簡略化の観点から、本実施形態のように、制御電圧Vcをバイアス電圧Vb1,Vb2のいずれかの2値に設定する方が好ましい。

[0042]

以上、本実施形態によると、HEMTまたはHFETによって構成されたFET111,121をそれぞれ備えたFETスイッチ11,12を、一の制御電圧Vcによって、相補的に切り替え動作させ、相補的に第1の接続状態および第2の接続状態を設定することができる。また、バイアス電圧Vb1,Vb2、および制御電圧Vcは、すべて接地電位以上にしているため、スイッチ装置10は正電源のみで動作可能である。これにより、負電圧を供給する負電源が不要となり、回路規模を縮減することができる。

[0043]

なお、FET111, 121は、HEMTまたはHFETに限定されるものではなく、他の構造のFETであってもよい。たとえば、FET111, 121を pチャネル型のFETによって構成した場合、バイアス電圧Vb1として、接地 電位以上かつFET111のゲート閾値電圧以上の電圧を与え、バイアス電圧Vb2として、接地電位以上かつFET121のゲート閾値電圧以下の電圧を与える。そして、制御電圧Vcとして、接地電位以上かつバイアス電圧Vb1,Vb2のいずれか低い方以下の電圧を与えたときには、FET111が遮断状態になるとともにFET121が導通状態になる一方、接地電位以上かつバイアス電圧Vb1,Vb2のいずれか高い方以上の電圧を与えたときには、FET111が導通状態になるとともにFET121が遮断状態になる。すなわち、FET111,121をpチャネル型のFETによって構成した場合であっても、一の制御電圧Vcによって動作可能であり、また、正電源のみで動作可能なスイッチ装置10を実現することができる。

[0044]

(第2の実施形態)

前述したように、図4(b)に示したS33特性および図5(b)に示したS22特性は、高周波域では、必ずしも十分なレベルにあるとは言えない。本発明の第2の実施形態のスイッチ装置は、この反射特性の改善を図ったものである。

[0045]

図6は、本実施形態のスイッチ装置20の回路図である。スイッチ装置20は、第1の実施形態のスイッチ装置10に、本発明の第3のFETスイッチに相当するFETスイッチ13と、第4のFETスイッチに相当するFETスイッチ14とを備えたものである。なお、図1における構成要素と同一のものについては、同一の符号を付し、説明を省略する。また、FETスイッチ11~14の直流阻止用容量性素子(キャパシタ)などの周辺回路の表示は省略している。

[0046]

FETスイッチ13は、本発明の第3のFETに相当するFET131を有し、FETスイッチ12と同様に構成されている。すなわち、FET131は、FET121と同様にHEMTまたはHFETによって構成され、ゲートには、抵抗素子124と同様の抵抗素子134を介して、本発明の第2の制御電圧に相当する制御電圧Vcが与えられている。また、ソースおよびドレインには、抵抗素子122,123とそれぞれ同様の抵抗素子132,133を介して、本発明の

第3のバイアス電圧に相当するバイアス電圧V b 2 が与えられている。ここでは、バイアス電圧V b 2 を、F E T スイッチ 1 2 に与えられるものと共通にし、また、制御電圧V c を、F E T スイッチ 1 1 1 2 に与えられるものと共通にしている。もちろん、これらを共通にせずに、別の値の第3のバイアス電圧および第2の制御電圧を与えることも可能である。

[0047]

FETスイッチ14は、本発明の第4のFETに相当するFET141を有し、FETスイッチ11と同様に構成されている。すなわち、FET141は、FET111と同様にHEMTまたはHFETによって構成され、ゲートには、本発明の第4のバイアス電圧に相当するバイアス電圧Vb1が与えられている。また、ソースおよびドレインには、抵抗素子112,113とそれぞれ同様の抵抗素子142,143をそれぞれ介して、本発明の第2の制御電圧に相当する制御電圧Vcが与えられている。ここでは、バイアス電圧Vb1を、FETスイッチ11に与えられるものと共通にし、また、制御電圧Vcを、FETスイッチ11に与えられるものと共通にしている。もちろん、これらを共通にせずに、別の値の第4のバイアス電圧および第2の制御電圧を与えることも可能である。

[0048]

FETスイッチ13とグランドとの間には、抵抗素子21が設けられている。 抵抗素子21の抵抗値は、FET131のチャネル抵抗値との合計が、端子P2 に接続される伝送線路の特性インピーダンスと等しくなるように設定されている 。したがって、FET131が導通状態になることによって、端子P2は終端される(第1の終端状態)。

[0049]

同様に、FETスイッチ14とグランドとの間には、抵抗素子22が設けられている。抵抗素子22の抵抗値は、FET141のチャネル抵抗値との合計が、端子P3に接続される伝送線路の特性インピーダンスと等しくなるように設定されている。したがって、FET141が導通状態になることによって、端子P3は終端される(第2の終端状態)。

[0050]

なお、FET131の導通時のチャネル抵抗を、伝送線路の特性インピーダンスと等しくなるようにすることによって、抵抗素子21は省略することができる。抵抗素子22についても同様である。

[0051]

次に、上記のとおりに構成されたスイッチ装置20の動作について説明する。

[0052]

制御電圧Vcとして0.0Vが与えられたとき、FET1111,141は導通状態になるとともにFET121,131は遮断状態になる。これにより、FETATATY によって、端子P1と端子P2とが接続されるとともに、FETATY によって、端子P3が終端される。つまり、制御電圧Vcが0.0 Voとき、スイッチ装置20は、第1の接続状態かつ第2の終端状態になる。

[0053]

図7は、制御電圧Vcとして0.0Vが与えられたときの、スイッチ装置20の各種特性を示すグラフである。なお、同図のグラフの見方は図4と同様である。図7(a)と図4(a)とを比較すると、スイッチ装置20のスイッチング特性については、スイッチ装置10とほぼ同様であることがわかる。一方、図7(b)と図4(b)とを比較すると、スイッチ装置20の反射特性S33が大幅に改善されていることがわかる。

[0054]

一方、制御電圧Vcとして1.0Vが与えられたとき、FET111,141 は遮断状態になるとともにFET121,131は導通状態になる。これにより 、FETスイッチ12によって、端子P1と端子P3とが接続されるとともに、 FETスイッチ13によって、端子P2が終端される。つまり、制御電圧Vcが 1.0Vのとき、スイッチ装置10は、第2の接続状態かつ第1の終端状態になる。

[0055]

図8は、制御電圧Vcとして1.0Vが与えられたときの、スイッチ装置20の各種特性を示すグラフである。なお、同図のグラフの見方は図5と同様である。図8(a)と図5(a)とを比較すると、スイッチ装置20のスイッチング特

性については、スイッチ装置10とほぼ同様であることがわかる。一方、図8(b)と図5(b)とを比較すると、スイッチ装置20の反射特性S22が大幅に改善されていることがわかる。

[0056]

以上、本実施形態によると、HEMTまたはHFETによって構成されたFET111~141をそれぞれ備えたFETスイッチ11~14を、一の制御電圧Vcによって、相補的に切り替え動作させることによって、スイッチ装置20を、第1の接続状態かつ第2の終端状態にするか、または、第2の接続状態かつ第1の終端状態にする、といった経路切り替えが可能となる。これにより、経路切り替えの際、遮断される端子を終端することができ、遮断された端子における信号の反射を抑制することができる。

[0057]

なお、上記説明において、FETスイッチ11~14は、すべて、互いに共通した制御電圧Vcによって制御されるものとしたが、FETスイッチ13,14を、それぞれ独立して制御するようにしてもよい。また、FETスイッチ11,13の第1の組み合わせについて、第1の制御電圧を用いて相補的に切り替え制御をし、また、FETスイッチ12,14の第2の組み合わせについて、第2の制御電圧を用いて相補的に切り替え制御をするようにしてもよい。さらに、第1および第2のいずれかの組み合わせについてのみ、相補的に切り替え制御をすること可能である。これらのいずれの場合であっても、本発明と同様の効果を得ることができる。しかし、スイッチ装置20の制御の容易性、および回路構成の簡略化の観点から、本実施形態のように、バイアス電圧Vb1,Vb2、および制御電圧Vcを共通にする方が好ましい。

[0058]

また、各種特性のグラフを示した各図において、信号周波数として、10GH zまでしか表示していないが、本発明は、これに限定されるものではない。本発明のスイッチ装置10,20は、60G~75GHzのミリ波帯までについても適用が可能であり、さらに、高周波域にまで適用可能である。これとは逆に、グラフに示した周波数よりも低い周波数域においても、本発明のスイッチ装置10

, 20によって、上記した効果を得ることができる。

[0059]

【発明の効果】

以上、本発明によると、同一のチャネル型のFETによって構成された複数のFETスイッチを、一の制御電圧によって相補的に動作させ、伝送経路の切り替えを行うことができる。さらに、本発明のスイッチ装置は正電源のみで動作可能であるため、負電圧を供給する負電源を備える必要がなく、回路規模を縮減することができる。

[0060]

また、高周波域での使用において、経路の切り替えの際、切り離された側の端子を終端することによって、信号の反射を抑制することができる。これにより、 回路特性を良好に保ち、回路動作を安定化することができる。

【図面の簡単な説明】

【図1】

本発明の第1の実施形態のスイッチ装置の回路図である。

【図2】

図1のスイッチ装置におけるFETスイッチの回路図である。

【図3】

図2のFETスイッチのスイッチング特性を示すグラフである。

【図4】

図1のスイッチ装置のスイッチング特性および反射特性を示すグラフである。

【図·5】

図1のスイッチ装置のスイッチング特性および反射特性を示すグラフである。

【図6】

本発明の第2の実施形態のスイッチ装置の回路図である。

【図7】

図6のスイッチ装置のスイッチング特性および反射特性を示すグラフである。

[図8]


図6のスイッチ装置のスイッチング特性および反射特性を示すグラフである。

【符号の説明】


- 10,20 スイッチ装置
- 11 FETスイッチ (第1のFETスイッチ)
- 12 FETスイッチ (第2のFETスイッチ)
- 13 FETスイッチ (第3のFETスイッチ)
- 14 FETスイッチ(第4のFETスイッチ)
- 111 FET (第1のFET)
- 121 FET (第2のFET)
- 131 FET (第3のFET)
- 141 FET (第4のFET)
- P1 端子(第1の端子)
- P2 端子(第2の端子)
- P3 端子(第3の端子)
- Vb1 バイアス電圧 (第1のバイアス電圧、第3のバイアス電圧)
- Vb2 バイアス電圧 (第2のバイアス電圧、第4のバイアス電圧)
- V c 制御電圧 (第1の制御電圧、第2の制御電圧)

【書類名】 図面


【図1】




【図2】





【図3】







【図4】






【図5】







【図6】





【図7】





【図8】





【書類名】 要約書

【要約】

【課題】 HEMTやHFETなどの同一のチャネル型のFETによってそれぞれ構成された複数のFETスイッチを、一の制御電圧によって相補的に切り替え動作させ、信号の伝送経路を切り替える。

【解決手段】 FET111のゲートにバイアス電圧Vb1を与えるとともに、ソースおよびドレインに制御電圧Vcを与える。一方、FET121のソースおよびドレインにバイアス電圧Vb2を与えるとともに、ゲートに制御電圧Vcを与える。これにより、同一のチャネル型のFET111,121は、互いに共通した制御電圧Vcによって、相補的に導通状態になる。FET111,121が相補的に導通状態になることによって、FETスイッチ11,12は、相補的に切り替え動作をする。これにより、一の制御電圧Vcによって、端子P1と端子P2との接続と、端子P1と端子P3との接続との切り替えを行うことができる。

【選択図】 図1

特願2002-180124

出願人履歴情報

識別番号

[000005821]

1. 変更年月日 [変更理由]

1990年 8月28日

新規登録

住 所 大阪府門真市大字門真1006番地

氏 名 松下電器産業株式会社